Dieses Angebot wurde verkauft am Mo, 10. Nov um 09:45.
System Verilog Assertions and Functional Coverage: Hard Cover
Verkauft
System Verilog Assertions and Functional Coverage: Hard Cover
US $34,99US $34,99
Mo, 10. Nov, 09:45Mo, 10. Nov, 09:45
Solch einen Artikel verkaufen
Mehr Artikel des Verkäufers

System Verilog Assertions and Functional Coverage: Hard Cover

hajimow
(493)
PrivatAngemeldet als privater Verkäufer
Verbraucherschützende Vorschriften, die sich aus dem EU-Verbraucherrecht ergeben, finden daher keine Anwendung. Der eBay-Käuferschutz gilt dennoch für die meisten Käufe.
Mehr Artikel des Verkäufers
Verkäufer kontaktieren
US $34,99
Ca.CHF 28,28
Artikelzustand:
Neu
Solch einen Artikel verkaufen
Mehr Artikel des Verkäufers
    Versand:
    US $5,22 (ca. CHF 4,22) USPS Media MailTM.
    Standort: Irvine, California, USA
    Lieferung:
    Lieferung zwischen Mi, 26. Nov und Mo, 1. Dez nach 94104 bei heutigem Zahlungseingang
    Wir wenden ein spezielles Verfahren zur Einschätzung des Liefertermins an – in diese Schätzung fließen Faktoren wie die Entfernung des Käufers zum Artikelstandort, der gewählte Versandservice, die bisher versandten Artikel des Verkäufers und weitere ein. Insbesondere während saisonaler Spitzenzeiten können die Lieferzeiten abweichen.
    Rücknahme:
    Keine Rücknahme.
    Zahlungen:
         Diners Club

    Sicher einkaufen

    eBay-Käuferschutz
    Geld zurück, wenn etwas mit diesem Artikel nicht stimmt. Mehr erfahreneBay-Käuferschutz - wird in neuem Fenster oder Tab geöffnet
    Der Verkäufer ist für dieses Angebot verantwortlich.
    eBay-Artikelnr.:157066356147
    Zuletzt aktualisiert am 23. Okt. 2025 20:21:47 MESZAlle Änderungen ansehenAlle Änderungen ansehen

    Artikelmerkmale

    Artikelzustand
    Neu: Neues, ungelesenes, ungebrauchtes Buch in makellosem Zustand ohne fehlende oder beschädigte ...
    Binding
    Hardcover
    Product Group
    Book
    Book Title
    Systemverilog Assertions and Functional Coverage
    Weight
    1 lbs
    IsTextBook
    No
    ISBN
    9781461473237
    Kategorie

    Über dieses Produkt

    Product Identifiers

    Publisher
    Springer New York
    ISBN-10
    1461473233
    ISBN-13
    9781461473237
    eBay Product ID (ePID)
    160068249

    Product Key Features

    Number of Pages
    Xxxiii, 356 Pages
    Language
    English
    Publication Name
    Systemverilog Assertions and Functional Coverage : Guide to Language, Methodology and Applications
    Subject
    Systems Architecture / General, Electronics / Circuits / General, Electronics / General, Logic Design, Computer Engineering
    Publication Year
    2013
    Type
    Textbook
    Subject Area
    Computers, Technology & Engineering
    Author
    Ashok B. Mehta
    Format
    Hardcover

    Dimensions

    Item Height
    0.3 in
    Item Weight
    250.3 Oz
    Item Length
    9.3 in
    Item Width
    6.1 in

    Additional Product Features

    Intended Audience
    Scholarly & Professional
    Number of Volumes
    1 vol.
    Illustrated
    Yes
    Table Of Content
    Introduction.- System Verilog Assertions.- Immediate Assertions.- Concurrent Assertions - Basics (sequence, property, assert).- Sampled Value Functions $rose, $fell.- Operators.- System Functions and Tasks.- Multiple clocks.- Local Variables.- Recursive property.- Detecting and using endpoint of a sequence.- 'expect'.- 'assume' and formal (static functional) verification.- Other important topics.- Asynchronous Assertions !!!.- IEEE-1800-2009 Features.- SystemVerilog Assertions LABs.- System Verilog Assertions - LAB Answers.- Functional Coverage.- Performance Implications of coverage methodology.- Coverage Options (Reference material).
    Synopsis
    This book provides a hands-on, application-oriented guide to the language and methodology of both SystemVerilog Assertions and SytemVerilog Functional Coverage. Readers will benefit from the step-by-step approach to functional hardware verification, which will enable them to uncover hidden and hard to find bugs, point directly to the source of the bug, provide for a clean and easy way to model complex timing checks and objectively answer the question 'have we functionally verified everything'. Written by a professional end-user of both SystemVerilog Assertions and SystemVerilog Functional Coverage, this book explains each concept with easy to understand examples, simulation logs and applications derived from real projects. Readers will be empowered to tackle the modeling of complex checkers for functional verification, thereby drastically reducing their time to design and debug., This book offers a hands-on, application-oriented guide to the language and methodology of SystemVerilog Assertions and SystemVerilog Functional Coverage. Includes easy-to-understand examples, simulation logs and applications derived from real-world projects.
    LC Classification Number
    TK7867-7867.5

    Artikelbeschreibung des Verkäufers

    Info zu diesem Verkäufer

    hajimow

    100% positive Bewertungen•85 Artikel verkauft

    Mitglied seit Feb 2000
    Antwortet meist innerhalb 24 Stunden
    Angemeldet als privater VerkäuferDaher finden verbraucherschützende Vorschriften, die sich aus dem EU-Verbraucherrecht ergeben, keine Anwendung. Der eBay-Käuferschutz gilt dennoch für die meisten Käufe.
    Mehr Artikel des VerkäufersKontakt

    Verkäuferbewertungen (51)

    Alle Bewertungenselected
    Positiv
    Neutral
    Negativ
      Alle Bewertungen ansehen