|Eingestellt in Kategorie:
Ähnlichen Artikel verkaufen?

Loop Tiling for Parallelism von Jingling Xue (englisch) Taschenbuch Buch

Artikelzustand:
Neu
7 verfügbar
Preis:
US $186,85
Ca.CHF 169,57
Versand:
Kostenlos Economy Shipping. Weitere Detailsfür Versand
Standort: Fairfield, Ohio, USA
Lieferung:
Lieferung zwischen Mi, 29. Mai und Sa, 8. Jun nach 43230 bei heutigem Zahlungseingang
Liefertermine - wird in neuem Fenster oder Tab geöffnet berücksichtigen die Bearbeitungszeit des Verkäufers, die PLZ des Artikelstandorts und des Zielorts sowie den Annahmezeitpunkt und sind abhängig vom gewählten Versandservice und dem ZahlungseingangZahlungseingang - wird ein neuem Fenster oder Tab geöffnet. Insbesondere während saisonaler Spitzenzeiten können die Lieferzeiten abweichen.
Rücknahmen:
30 Tage Rückgabe. Käufer zahlt Rückversand. Weitere Details- Informationen zu Rückgaben
Zahlungen:
     

Sicher einkaufen

eBay-Käuferschutz
Geld zurück, wenn etwas mit diesem Artikel nicht stimmt. 

Angaben zum Verkäufer

Angemeldet als gewerblicher Verkäufer
Der Verkäufer ist für dieses Angebot verantwortlich.
eBay-Artikelnr.:395157064931
Zuletzt aktualisiert am 01. Apr. 2024 07:00:57 MESZAlle Änderungen ansehenAlle Änderungen ansehen

Artikelmerkmale

Artikelzustand
Neu: Neues, ungelesenes, ungebrauchtes Buch in makellosem Zustand ohne fehlende oder beschädigte ...
ISBN-13
9781461369486
Book Title
Loop Tiling for Parallelism
ISBN
9781461369486
Publication Name
Loop Tiling for Parallelism
Item Length
9.3in
Publisher
Springer
Series
The Springer International Series in Engineering and Computer Science Ser.
Publication Year
2012
Type
Textbook
Format
Trade Paperback
Language
English
Item Height
0.2in
Author
Jingling Xue
Item Width
6.1in
Item Weight
15.3 Oz
Number of Pages
Xix, 256 Pages

Über dieses Produkt

Product Information

Loop tiling, as one of the most important compiler optimizations, is beneficial for both parallel machines and uniprocessors with a memory hierarchy. This book explores the use of loop tiling for reducing communication cost and improving parallelism for distributed memory machines. The author provides mathematical foundations, investigates loop permutability in the framework of nonsingular loop transformations, discusses the necessary machineries required, and presents state-of-the-art results for finding communication- and time-minimal tiling choices. Throughout the book, theorems and algorithms are illustrated with numerous examples and diagrams. The techniques presented in Loop Tiling for Parallelism can be adapted to work for a cluster of workstations, and are also directly applicable to shared-memory machines once the machines are modeled as BSP (Bulk Synchronous Parallel) machines. Features and key topics: Detailed review of the mathematical foundations, including convex polyhedra and cones; Self-contained treatment of nonsingular loop transformations, code generation, and full loop permutability; Tiling loop nests by rectangles and parallelepipeds, including their mathematical definition, dependence analysis, legality test, and code generation; A complete suite of techniques for generating SPMD code for a tiled loop nest; Up-to-date results on tile size and shape selection for reducing communication and improving parallelism; End-of-chapter references for further reading. Researchers and practitioners involved in optimizing compilers and students in advanced computer architecture studies will find this a lucid and well-presented reference work with numerous citations to original sources.

Product Identifiers

Publisher
Springer
ISBN-10
1461369487
ISBN-13
9781461369486
eBay Product ID (ePID)
159857862

Product Key Features

Author
Jingling Xue
Publication Name
Loop Tiling for Parallelism
Format
Trade Paperback
Language
English
Series
The Springer International Series in Engineering and Computer Science Ser.
Publication Year
2012
Type
Textbook
Number of Pages
Xix, 256 Pages

Dimensions

Item Length
9.3in
Item Height
0.2in
Item Width
6.1in
Item Weight
15.3 Oz

Additional Product Features

Series Volume Number
575
Number of Volumes
1 Vol.
Lc Classification Number
Tk7895.M5
Table of Content
I Mathematic Background and Loop Transformation.- 1. Mathematical Background.- 2. Nonsingular Transformations And Permutabidlity.- II Tiling as a Loop Transformation.- 3. Rectangular Tiling.- 4. Parallelepiped Tiling.- III Tiling for Distributed-Memory Machines.- 5. Spmd Code Generation.- 6. Communication-Minimal Tiling.- 7. Time-Minimal Tiling.
Copyright Date
2000
Topic
Programming / General, Systems Architecture / General, Data Processing
Dewey Decimal
004/.35
Intended Audience
Scholarly & Professional
Dewey Edition
21
Illustrated
Yes
Genre
Computers

Artikelbeschreibung des Verkäufers

grandeagleretail

grandeagleretail

98,2% positive Bewertungen
2.7 Mio. Artikel verkauft
Shop besuchenKontakt
Antwortet meist innerhalb 24 Stunden

Detaillierte Verkäuferbewertungen

Durchschnitt in den letzten 12 Monaten

Genaue Beschreibung
4.9
Angemessene Versandkosten
5.0
Lieferzeit
4.9
Kommunikation
4.9
Angemeldet als gewerblicher Verkäufer

Verkäuferbewertungen (1'022'701)

1***a (16)- Bewertung vom Käufer.
Letzter Monat
Bestätigter Kauf
Well packaged. Reasonable delivery time. Reasonable price.
m***i (376)- Bewertung vom Käufer.
Letzter Monat
Bestätigter Kauf
Thanks just as described.
a***o (111)- Bewertung vom Käufer.
Letzter Monat
Bestätigter Kauf
Thank you! Perfect